CPLD (Complex Programmable Logic Device)直譯的話稱為復(fù)雜可編程邏輯芯片，是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。適合控制密集型數(shù)字型數(shù)字系統(tǒng)設(shè)計(jì)，其時延控制方便。CPLD是目前集成電路中發(fā)展最快的器件之一。

1.特點(diǎn)

CPLD具有編程靈活、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無需測試、保密性強(qiáng)、價格大眾化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用CPLD器件。CPLD器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能。

CPLD

2.組成

復(fù)雜的可編程邏輯器件CPLD規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。

CPLD有五個主要部分：邏輯陣列塊、宏單元、擴(kuò)展乘積項(xiàng)、可編程連線陣列和I/O控制塊。

2.1邏輯陣列塊(LAB)

一個邏輯陣列塊由16個宏單元的陣列組成，多個LAB通過可編程陣列(PIA)和全局總線連接在一起。全局總線從所有的專用輸入、I/O引腳和宏單元饋入信號。對于每個LAB有下列輸入信號。

來自作為通用邏輯輸入的PIA的36個信號

全局控制信號，用于寄存器輔助功能

從I/O引腳到寄存器的直接輸入通道

2.2宏單元

MAX7000系列中的宏單元由3個功能塊組成：邏輯陣列、乘積項(xiàng)選擇矩陣和可編程寄存器。各部分可以被獨(dú)自配置為時序邏輯和組合邏輯工作方式。其中邏輯陣列實(shí)現(xiàn)組合邏輯，可以為每個宏單元提供5個乘積項(xiàng)。乘積項(xiàng)選擇矩陣分配這些乘積項(xiàng)作為到“或門”和“異或門”的主要邏輯輸入，以實(shí)現(xiàn)組合邏輯函數(shù)，或者把這些乘積項(xiàng)作為宏單元中寄存器的輔助輸入：如清零、置位、時鐘和時鐘使能控制。

每個宏單元中的觸發(fā)器可以單獨(dú)地編程為具有可編程時鐘控制的D、T、JK或RS觸發(fā)器的工作方式。觸發(fā)器的時鐘、清零輸入可以通過編程選擇使用專用的全局清零和全局時鐘，或使用內(nèi)部邏輯(乘積項(xiàng)邏輯陣列)產(chǎn)生的時鐘和清零。觸發(fā)器也支持異步清零和異步置位功能，乘積項(xiàng)選擇矩陣分配乘積項(xiàng)來控制這些操作。如果不需要觸發(fā)器，也可以將此觸發(fā)器旁路，信號直接輸給PIA或輸出到I/O引腳，以實(shí)現(xiàn)組合邏輯工作方式。

2.3擴(kuò)展乘積項(xiàng)

每個宏單元的一個乘積項(xiàng)可以反相回送到邏輯陣列。這個“可共享”的乘積項(xiàng)能夠連到同一個LAB中的任何其它乘積項(xiàng)上。盡管大多數(shù)邏輯函數(shù)能夠用每個宏單元中的5個乘積項(xiàng)實(shí)現(xiàn)，但在某些復(fù)雜的邏輯函數(shù)中需要附加乘積項(xiàng)。為提供所需的邏輯資源，可以利用另一個宏單元，MAX70000結(jié)構(gòu)也允許利用共享和并聯(lián)擴(kuò)展乘積項(xiàng)，這兩種擴(kuò)展項(xiàng)可作為附加的乘積項(xiàng)直接送到本LAB的任意宏單元中。利用擴(kuò)展項(xiàng)可保證在實(shí)現(xiàn)邏輯綜合時，用盡可能少的邏輯資源實(shí)現(xiàn)盡可能快的工作速度。

2.4可編程連線陣列PIA

通過可編程連線陣列可將各LAB相互連接構(gòu)成所需的邏輯。這個全局總線是可編程的通道，它能把器件中任何信號源連到其目的地。所有MAX7000系列器件的專用輸入、I/O引腳和宏單元輸出均饋送到PIA，PIA可把這些信號送到整個器件內(nèi)的各個地方。只有每個LAB所需的信號才真正給它布置從PIA到該LAB的連線，如圖是PIA信號布線到LAB的方式。

PIA信號布線到LAB的方式

2.5I/O控制塊

I/O控制塊允許每個I/O引腳單獨(dú)地配置成輸入/輸出和雙向工作方式。所有I/O引腳都有一個三態(tài)緩沖器，它能由全局輸出使能信號中的一個控制，或者把使能端直接連接到地(GND)或電源(VCC)上。MAX7000系列器件的I/O控制框圖如圖所示。MAX7000器件有6個全局輸出使能信號，它們可以由以下信號驅(qū)動：兩個輸出使能信號、一個I/O引腳的集合、一個I/O宏單元的集合，或者是它“反相”后的信號。

I O控制框圖

當(dāng)三態(tài)緩沖器的控制端接地(GND)時，其輸出為高阻態(tài)，而且I/O引腳可作為專用輸入引腳。當(dāng)三態(tài)緩沖器的控制端接電源(VCC)時，輸出使能有效。

MAX7000結(jié)構(gòu)提供了雙I/O反饋，且宏單元和引腳的反饋是相互獨(dú)立的。當(dāng)I/O引腳配置成輸入時，有關(guān)的宏單元可以用于隱含邏輯。

3.優(yōu)勢

(1)用CPLD來開發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時間，減少PCB面積，提高系統(tǒng)的可靠性。

(2)CPLD還可以做數(shù)字IC設(shè)計(jì)的前端驗(yàn)證，用這種方式可以很大程度上降低IC設(shè)計(jì)的成本。

(3)CPLD能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡單的74電路，都可以用FPGA/CPLD來實(shí)現(xiàn)。

(4)CPLD如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法，或是硬件描述語言自由的設(shè)計(jì)一個數(shù)字系統(tǒng)。通過軟件仿真，我們可以事先驗(yàn)證設(shè)計(jì)的正確性。在PCB完成以后，還可以利用CPLD的在線修改能力，隨時修改設(shè)計(jì)而不必改動硬件電路。

4.使用方法

CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件，通過下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。這里以搶答器為例講一下它的設(shè)計(jì)(裝修)過程，即芯片的設(shè)計(jì)流程。

CPLD的工作大部分是在電腦上完成的。打開集成開發(fā)軟件(Altera公司 Max+pluxII)→畫原理圖、寫硬件描述語言(VHDL，Verilog)→編譯→給出邏輯電路的輸入激勵信號，進(jìn)行仿真，查看邏輯輸出結(jié)果是否正確→進(jìn)行管腳輸入、輸出鎖定(7128的64個輸入、輸出管腳可根據(jù)需要設(shè)定)→生成代碼→通過下載電纜將代碼傳送并存儲在CPLD芯片中。7128這塊芯片各管腳已引出，將數(shù)碼管、搶答開關(guān)、指示燈、蜂鳴器通過導(dǎo)線分別接到芯片板上，通電測試，當(dāng)搶答開關(guān)按下，對應(yīng)位的指示燈應(yīng)當(dāng)亮，答對以后，裁判給加分后，看此時數(shù)碼顯示加分結(jié)果是否正確，如發(fā)現(xiàn)有問題，可重新修改原理圖或硬件描述語言，完善設(shè)計(jì)。設(shè)計(jì)好后，如批量生產(chǎn)，可直接復(fù)制其他CPLD芯片，即寫入代碼即可。如果要對芯片進(jìn)行其它設(shè)計(jì)，比如進(jìn)行交通燈設(shè)計(jì)，要重新畫原理圖、或?qū)懹布枋稣Z言，重復(fù)以上工作過程，完成設(shè)計(jì)。這種修改設(shè)計(jì)相當(dāng)于將房屋進(jìn)行了重新裝修，這種裝修對CPLD來說可進(jìn)行上萬次。
QQ：709211280